碳化硅(SiC)材料是目前世界上公認的綠色高效的新型半導(dǎo)體材料，具有寬禁帶寬度、高擊穿電場、高熱導(dǎo)率、高飽和電子漂移速度、抗輻射能力強以及化學(xué)性質(zhì)穩(wěn)定等優(yōu)勢，使得SiC成為制備新型電力電子器件的立項材料，尤其適用于高壓、高頻、大功率、高輻照以及某些波長的光電探測技術(shù)領(lǐng)域。因此，SiC器件是下一代大功率電力電子器件的最優(yōu)秀代表，具有推動電網(wǎng)裝備革命性變革的潛力，是未來電力電子裝備競爭的核心。
SiC MOSFET器件制備工藝中，多晶硅(Polysilicon)被廣泛用于柵電極，多晶電極對關(guān)鍵線寬(CD)要求極高，業(yè)界趨向于采用較低的射頻能量并能產(chǎn)生低壓和高密度的等離子體來實現(xiàn)多晶硅的干法刻蝕。其中感應(yīng)耦合等離子刻蝕技術(shù)(ICP)得到大力應(yīng)用。隨著功率器件尺寸的不斷縮小，多晶硅柵的刻蝕越來越具有難度和挑戰(zhàn)性。在漢斯出版社《應(yīng)用物理》期刊中，有論文詳細講述了如何優(yōu)化摻磷后多晶硅的干法刻蝕，最終成功應(yīng)用于6500V/20A SiC MOSFET產(chǎn)品，電學(xué)性能表現(xiàn)優(yōu)異。
為了保護MOSFET的柵極氧化層不被損傷，通常要把多晶硅刻蝕分成幾個步驟：主刻蝕、著陸刻蝕和過刻蝕。主刻蝕通常有比較高的刻蝕速率，但是對氧化硅的選擇比較小。通過主刻蝕可基本決定多晶硅的剖面輪廓和關(guān)鍵尺寸。著陸刻蝕通常對柵極氧化層有比較高的選擇比以確保柵極氧化層不被損傷。一旦觸及到柵極氧化層后就必須轉(zhuǎn)成對氧化硅選擇比更高的過刻蝕步驟以確保把殘余的硅清除干凈而不損傷到柵極氧化層。本文涉及的干法刻蝕工藝采用的是反應(yīng)離子刻蝕(RIE)刻蝕方式，設(shè)備包括傳送系統(tǒng)、工藝主腔、RF射頻電源、真空系統(tǒng)、特氣系統(tǒng)及終點檢測系統(tǒng)。
刻蝕終點檢測系統(tǒng)的原理如下，當發(fā)生側(cè)面刻蝕時，可以借助于使刻蝕減少到最低量從而能控制線寬和邊緣剖面到一定的成都。具體方法包括：刻蝕層的直接宏觀檢測；監(jiān)測從刻蝕層的發(fā)射出的光波；用發(fā)射光譜法對等離子體刻蝕劑粒子的濃度檢測；用發(fā)射光譜法或質(zhì)譜法對刻蝕產(chǎn)物的檢測；等離子體阻抗變化的檢測。
本文通過工藝實驗及理論分析，優(yōu)化了摻雜多晶硅的刻蝕工藝步驟，采取DHF對多晶硅表面預(yù)處理的方式，有效去除了刻蝕后的表面顆粒殘留。將優(yōu)化工藝應(yīng)用于一款6500V/20A SiC MOSFET中，器件表現(xiàn)出良好的輸出特性。最后，作者將本研究工作中所提出的工藝要點總結(jié)如下：
在光刻前增加表面的DHF預(yù)處理，可以有效去除摻雜多晶刻蝕可能出現(xiàn)的顆粒殘留，通過此方法適用于由于多晶摻雜工藝的變化進行的多晶刻蝕工藝。
光刻前對多晶的表面處置只限定適用DHF，如使用BOE去除表面氧化物，有可能對多晶表面態(tài)有影響，造成外觀異常，外觀現(xiàn)象會造成光刻機無法識別。
預(yù)處理后到刻蝕前的放置時間不同有可能影響刻蝕效果，DHF前處理時間10mins只針對從預(yù)處理到刻蝕前放置時間不超于48小時，如放置時間較長，預(yù)處理時間要依據(jù)實際情況而定。